Bước tiến này không chỉ phá vỡ những rào cản vật lý tưởng chừng bất biến mà còn hứa hẹn kéo dài "tuổi thọ" của Định luật Moore thêm ít nhất một thập kỷ, mở ra kỷ nguyên mới cho các hệ thống máy tính siêu tốc độ và siêu tiết kiệm năng lượng.

Nửa thế kỷ qua, Định luật Moore luôn là "kim chỉ nam" cho sự phát triển của công nghệ, với nguyên lý cốt lõi là nhân đôi số lượng bóng bán dẫn trên một chip sau mỗi hai năm. Tuy nhiên, khi kích thước transistor tiệm cận mức vài chục nanomet, các rào cản của cơ học lượng tử đã khiến việc thu nhỏ theo chiều ngang dần đi vào ngõ cụt. Để giải quyết bài toán hóc búa này, các kỹ sư toàn cầu đã thay đổi tư duy, chuyển từ việc chèn ép diện tích sang phương pháp "xây nhà cao tầng" trong quy hoạch vi mạch.

Thành quả từ chiến lược này chính là nguyên mẫu chip 0,7 nm mới nhất của IBM. Bằng cách áp dụng kiến trúc nanostack (xếp chồng nano), gã khổng lồ công nghệ Mỹ đã nén thành công khoảng 100 tỷ bóng bán dẫn lên một diện tích chỉ vỏn vẹn bằng móng tay, đạt mật độ cao gấp đôi so với công nghệ tối tân nhất năm 2021.

Về mặt cấu trúc, chip mới của IBM được chế tạo theo từng lớp tương tự như quy trình làm một chiếc bánh kem. Các kỹ sư bắt đầu bằng việc xây dựng bóng bán dẫn trên một lớp silicon nền, sau đó phủ tiếp một lớp silicon khác lên trên để chế tạo tầng bóng bán dẫn thứ hai, trước khi thiết lập hệ thống kết nối điện giữa hai tầng. Bản chất của cấu trúc xếp chồng dọc này là sự kết hợp hai loại bóng bán dẫn khác nhau, hay còn gọi là bóng bán dẫn hiệu ứng trường bù (CFET).

Dù các ông lớn như Intel, Samsung, TSMC hay phòng thí nghiệm Imec đều đang ráo riết theo đuổi CFET, thiết kế của IBM vẫn tạo nên sự khác biệt cốt truyện. Thay vì đặt trực tiếp lên đỉnh nhau, các bóng bán dẫn ở lớp thứ hai được sắp xếp so le với lớp thứ nhất, giúp tối ưu hóa và đơn giản hóa việc đi dây dẫn. Đặc biệt, phương pháp chế tạo trực tiếp từng lớp của IBM cho phép căn chỉnh các chi tiết chính xác tuyệt đối ở quy mô siêu nhỏ, vượt trội hơn hẳn so với việc dán các lớp chip độc lập lại với nhau.

Dù mở ra triển vọng chế tạo những bóng bán dẫn siêu nhỏ đạt mức 0,1 nm trong tương lai, công nghệ này vẫn phải đối mặt với những thách thức khốc liệt về mặt thương mại và kỹ thuật. Việc chồng thêm nhiều tầng sẽ làm tăng tỷ lệ lỗi khi xuất xưởng, bởi chỉ cần một sơ suất ở bất kỳ tầng nào cũng có thể khiến toàn bộ con chip trở thành phế phẩm, đẩy chi phí tổn thất lên rất cao. Bên cạnh đó, bài toán kiểm soát nhiệt độ cũng là một áp lực lớn, đòi hỏi quy trình sản xuất tầng sau phải duy trì dưới mức 400 độ C để không làm nóng chảy các kết nối của tầng dưới. Hiện tại, IBM đã giải quyết được thách thức nhiệt độ này cho lớp thứ hai, dù công thức công nghệ cụ thể vẫn đang được hãng giữ bí mật tuyệt đối.

Xuân Hùng